LDPC简介

LDPC ( Low-density Parity-check，低密度奇偶校验）码是由 Gallager 在1963 年提出的一类具有稀疏校验矩阵的线性分组码 (linear block codes)，然而在接下来的 30 年来由于计算能力的不足，它一直被人们忽视。1996年，D MacKay、M Neal 等人对它重新进行了研究，发现 LDPC 码具有逼近香农限的优异性能。并且具有译码复杂度低、可并行译码以及译码错误的可检测性等特点，从而成为了信道编码理论新的研究热点。

Mckay ，Luby 提出的非正则 LDPC 码将 LDPC 码的概念推广。非正则LDPC码 的性能不仅优于正则 LDPC 码，甚至还优于 Turbo 码的性能，是目前己知的最接近香农限的码。

Richardson 和 Urbank 也为 LDPC 码的发展做出了巨大的贡献。首先，他们提出了一种新的编码算法，在很大程度上减轻了随机构造的 LDPC 码在编码上的巨大运算量需求和存储量需求。其次，他们发明了密度演进理论，能够有效的分析出一大类 LDPC 译码算法的译码门限。仿真结果表明，这是一个紧致的译码门限。最后，密度演进理论还可以用于指导非正则 LDPC码 的设计，以获得尽可能优秀的性能。现在Richardson就职于高通，显然是LDPC码进入3GPP eMBB信道的幕后推手之一。Richardson创立的 Flarion公司推出的基于 ASIC 的 Vector-LDPC 解决方案使用了约 260 万门，最高可以支持 50000的码长，0.9 的码率，最大迭代次数为 10，译码器可以达到 10Gbps 的吞吐量，其性能己经非常接近香农限，可以满足目前大多数通信业务的需求。

提及LDPC码就不得不提另外一种趋近香农限的码：Turbo码。1993年Berrou等人发明了Turbo码。很快，Turbo的思想在通信系统的各个领域都有深入的应用，最典型的应用便是进入了3G和4G蜂窝网络。关于Turbo的简单介绍，可以参阅我的另外一篇博文。

与Turbo码相比，LDPC码的主要优势有：

1. LDPC码的译码算法，是一种基于稀疏矩阵的并行迭代译码算法，运算量要低于Turbo码译码算法，并且由于结构并行的特点，在硬件实现上比较容易。因此在大容量通信应用中，LDPC码更具有优势。在深度学习算法横行的今天，运算资源根本不是问题。另外，值得注意的是，基于消息传递算法的LDPC译码算法与机器学习中置信网络算法在本质上毫无二致。目前5G标准要求最高20Gbps的吞吐，对LDPC码来说毫无难度，但是对Turbo码来说却充满挑战。
2. LDPC码的码率可以任意构造，有更大的灵活性。而Turbo码只能通过打孔来达到高码率，这样打孔图案的选择就需要十分慎重的考虑，否则会造成性能上较大的损失。这也是在5G的eMBB选码过程中，Turbo被诟病的一个方面。
3. LDPC码具有更低的错误平层，可以应用于有线通信、深空通信以及磁盘存储工业等对误码率要求更加苛刻的场合。而Turbo码的错误平层远高于 LDPC码，并且目前没有针对Turbo码错误平层的有效应对方法。一种普遍的做法是与其他码级联，形成级联码，但是级联码的实用大大的提高了复杂度。
4. 基于Raptor-like的LDPC码在速率匹配和Harq传输方面有着天然的优势，不需要像Turbo码那样基于一个最低码率（在4G中是1/3，高码率必须通过1/3码率打孔实现。）

与Turbo相比，LDPC的劣势有：

1. 硬件资源需求比较大。全并行的译码结构对计算单元和存储单元的需求都很大。针对这一问题，已经有多重高效的译码算法提出，他们或者基于行并行，或者基于块并行。
2. 编码比较复杂，更好的编码算法还有待研究。同时，由于需要在码长比较长的情况才能充分体现性能上的优势，所以编码时延也比较大。针对这一问题，提出了 准循环的LDPC码（QC-LDPC码），其编码过程仅仅需要使用寄存器移位即可实现，并且在实现上可以全并行。
3. 相对于Turbo，工业界支持不够。这一问题随着LDPC优良特性越来越被认可而不再是个问题。采用LDPC编码的标准越来越多。5G就是一个典型的例子。有人说5G eMBB信道采用LDPC码标志着LDPC码的巅峰和Turbo码的退出。

不同于其他线性分组码，LPDC码编码端的码字生成和译码端的译码检错都与LDPC的校验矩阵(Parity Check Matrix, PCM)密切相关。

前向纠错码的核心思想是通过对信息比特引入额外的校验比特生成编码码字。生成的这些编码码字我们希望距离越大越好，这样即便在信道传输过程中有干扰，接收机（更具体的说，译码器）也能够恢复信息比特。最简单的校验比特生成方案是单比特校验码（Single Parity Check Code, SPC）. SPC通过引入一个额外的二进制校验比特，这个二进制校验比特的奇偶由信息比特决定。在每一个校验比特码字中，额外比特的引入都保证生成的码字有偶数个1（我们成为偶校验，如果保证生成的码字中有奇数个1，则为奇校验）.

比如字母“S”的7-bit ASCII 为“1010011”，我们通过校验方程生成第八个比特作为其校验比特，由于其已经有偶数个1，所以校验比特为0，所以“S”的码字为“10100110”。

更正式的表达为，对于7-bit的偶校验码我们定义一个码字：

C=[c1c2c3c4c5c6c7c8]

其中ci是二进制数。每一个码字C满足：

c1⊕c2⊕c3⊕c4⊕c5⊕c6⊕c7⊕c8⊕=0

上式叫做偶校验方程。⊕是模2加。这个方程是很弱的一个方程，智能检测一个比特的反转，不能告诉我们哪一个比特发生了反转，也不能告知我们是否有多个比特发生了反转。为了检验多个比特的反转，我们必须使用更强大的冗余添加方案。

比如一个长为6的码字C：

C=[c1c2c3c4c5c6]

满足以下三个校验方程：

c1⊕c2⊕c4=0c2⊕c3⊕c5=0c1⊕c2⊕c3⊕c6=0

上式的校验过程通常我们会写成矩阵的形式：

[110100011010111001][c1c2c3c4c5c6]=[000]

我们定义：

H=[110100011010111001]

为校验矩阵，H的每一行对应一个校验方程，每一列生成码字的一个比特。一个有m个校验比特，长为n的二进制编码方案其校验矩阵是m×n的二进制矩阵。如果y=[c1c2c3c4c5c6]是一个合法码字，那么：

HyT=0

为了区分编码比特和校验比特，我们重新把上面例子中的约束关系写下来：

c4=c1⊕c2c5=c2⊕c3c6=c1⊕c2⊕

码字中的c1,c2,c3是消息比特，c4,c5,c6是校验比特，校验比特是有消息比特按照一定的约束关系生成的。例如三个消息比特为1,1,0，那么校验比特分别是：

c4=1⊕1=0c5=1⊕0=1c6=1⊕1⊕0=0

所以1,1,0对应的码字是c=[1,1,0,0,1,0]。这个编码过程可以写成：

[c1c2c3c4c5c6]=[c1c2c3]G⏟[100101010111001011]

其中右边的矩阵叫做生成矩阵，消息比特通常写作u=[u1,u2,…,uk]，其中u包含k个消息比特。上述编码过程可以写成：

c=uG

对于一个二进制编码方案：消息比特个数为k，码字长度为n，则其生成矩阵G的大小为k×n，码率为k/n。一个有k个信息比特的编码方案包含2k个码字。这些码字是2n个二进制矢量的子集。我们的目标设计一套编码方案使得这2k个码字的距离尽可能的远。

上个例子中一共有23=8个信息比特的组合c1c2c3=000,001,…,111，带入式~(8)生成八个码字：

[000000][001011][010111][011100][100101][101110][110010][111001]

这个码叫做系统码，因为码字的前k个比特包含的是信息比特。对于系统码而言生成矩阵包含一个k×k的单位矩阵，Ik。这个单位阵占据了生成矩阵的前k列。一个校验矩阵是K的线性分组码，可以通过高斯消元把校验矩阵变成生成矩阵。假设校验矩阵为H:

H=[A,In−k]

其中A是一个(n−k)×k\)的二进制矩阵,In−k是一个n−k的单位矩阵。生成矩阵为：

G=[Ik,AT]

G的行空间和H的行空间是正交的，即：

GHT=0

原则上讲，一个码字可以用任意数量的校验方程来描述，但是只有其中n−k个是线性独立的，n−k是H的秩。